Übersicht - Prozessorarchitektur
| Lehrender: | Prof. Dr.-Ing. Ch. Haubelt |
|---|---|
| Semester: | Sommer-Semester |
| SWS: | 2 Vorlesungen, 2 Übung, 1 Praktikum |
| LP: | 6 |
| Prüfung: | 90 min schriftlich |
| Voraussetzungen: | Digitale Systeme |
| Systemnummer: | 1300870 |
| LSF-Nummer: | 23009 |
Ziel
- Fähigkeit, Kennzahlen für Prozessoren zu interpretieren
- Fähigkeit, Prozessoren zu klassifizieren und zu bewerten
- Fähigkeit, einen RISC-Prozessor in Assembler zu programmieren
- Fähigkeit, Prozessoren für ein Einsatzgebiet zu optimieren bzw. auszuwählen
Inhalt
- Überblick über die Architektur, Organisation und implementierungstechnische Aspekte moderner Prozessoren und paralleler Rechner
- Programmübersetzung und Assemblerprogrammierung für RISC-Prozessoren
- Instruktionsparallelismus, Pipelining und Konflikte (Hazards)
- Superskalare Prozessoren und Out-of-Order Execution
- Multithreading
- Optimierung der Speicherhierarchie
- Spezialprozessoren
- Microcontroller
- DSPs
- Vektorrechner
- Multiprozessorsysteme (Shared Memory, Massage Passing)
Literatur
David A. Patterson and John L. Hennessy: Computer Organization and Design: The Hardware/Software Interface, 5th Edition, Morgan Kaufmann, ISBN-10: 0124077269, ISBN-13: 978-0124077263, 2013
LSF-Server
Material zur Vorlesung und Übung
- Vorlesung: Prof. Dr.-Ing. Ch. Haubelt
Die Folien werden im Stud.IP zur Verfügung gestellt. - Übung: M.Sc. Lukas Steffen
Die Übungsblätter werden begleitend im Semester zur Verfügung gestellt.
Bei Fragen wenden Sie sich bitte an M.Sc. Lukas Steffen oder an Prof. Dr.-Ing. Ch. Haubelt.